通过CPU时间片切换最大化提升CPU的使用率

为了最大化的借助CPU提高性能，从硬件、操作系统、编译器等方面都作出了好多的优化

CPU加高速缓存操作系统加进程、线程：通过CPU时间片切换最大化提高CPU的使用率编译器指令优化：合理的借助CPU的高速缓存

为了解决计算机中的主显存与CPU之间的运行速率差问题，在CPU与主显存之间添加一级或多级高速缓冲储存器（Cache），将运算所需的数据复制到缓存中，让运算更快运行，运算结束后从缓存中同步会显存中，这样处理器无须等待显存的读写，而这个Cache是被集成到CPU内部，称为CPUCache。

CPU高速缓存

扩充：CPU缓存行

Cache内部按行储存，每一行称为一个Cache行。Cache行是Cache与主显存进行数据交换的单位，Cache行的大小通常是2的幂次数字节。

CPU缓存行

当CPU访问某变量时，会先看CPUCache内是否有改变量，如有则从中获取，否则从主显存中获取该变量，之后把该变量所在主显存区域的一个Cache行大小的显存复制到Cache行，缓存与主显存交换数据的单位就是缓存行。

Cache行中储存的是显存块而不是单个变量，因而可能在一个Cache行中储存多个变量。

伪共享

当多个线程同时更改一个缓存行中的多个变量时，因为同时只能有一个线程操作缓存行，相比将每位变量放在一个缓存行，性能会有所增长，称为伪共享。

变量在显存中的储存位置

变量x与y属于同一个缓存行，在被使用时被放在了CPU的一级、二级缓存。更改更改x变量时，先更改一级缓存中x的缓存行，在缓存一致性合同下，CPU2中的x变量对应的缓存行失效。在写入变量x时只能从二级缓存查找，此时破坏了一级缓存，并且一级缓存比二级缓存更快，说明多个线程不可能同时更改当下CPU中相同缓存行里的变量。

伪共享形成的缘由：

怎样防止伪共享：

public final class FilledLong {
    public volatile long value = 0L;
    public long p1,p2,p3,p4,p5,p6;
}

缓存一致性问题：

在多处理器系统中传奇发布站，每位处理器都有自己的高速缓存，且共享同一主显存（Main），当多处理器的运算任务都涉及同一块主显存区域时，不同CPU中运行的不同线程听到的同一份显存中的缓存值会不一样，将可能造成各自的缓存数据不一致。

CPU层面有两种形式来解决缓存不一致问题：

总线锁：多CPU情况下，对共享显存操作，总线上发送LOCK#讯号，其他CPU未能通过总线访问到共享显存中数据，总线锁将CPU和共享显存的通讯锁定，其他CPU难以操作其他显存地址数据，这样的开支会很大，影响机器性能。缓存锁：为了达到数据访问时的一致性，须要CPU在访问缓存行时遵守一些合同，在读写缓存时按照合同操作，常见合同如MSI、MESI、MOSI等。

MESI合同：

MESI合同中，每位缓存的缓存控制器除了晓得自己的读写操作，并且也能窃听其他Cache的读写操作。

对于MESI合同，从CPU读写角度来说需遵守以下原则：

高速缓存的出现，促使每位CPU中都缓存了相同的共享数据，可能会出现可见性问题，由于CPU1更改了本地的缓存的值对CPU2不可见电脑运行内存清理吾爱，而CPU2再对相同数据进行写操作时电脑运行内存清理吾爱，使用的是脏数据，致使结果不可测。

MESI合同可以实现缓存的一致性，但会带来资源浪费问题：

CPU缓存行的状态是通过消息来进行传递的。如CPU0要对一个在缓存中共享的变量进行写入，首先须要发送一个失效的消息给到其他缓存了该数据的CPU，且要等到她们的确认存根。CPU0在这段时间内就会处于阻塞状态。为了防止阻塞带来的资源浪费，CPU引入了Store。

CPU0在写入共享数据时，将数据写入到中，同时发送消息给其他CPU，继续处理其他指令（异步操作）。当收到其他所有CPU发送了消息时，再将中的数据储存至缓存行中，最后再从缓存行同步到主显存。这些异步的操作可能会导致CPU的重排序，从而带来可见性问题。

存在两个问题：

数据的递交时间不确定，须要等待其他CPU回复后才会进行数据同步，这是异步操作引入了Store后，处理器读取数据次序为：先尝试从中读，假如有数据，则直接读取，否则就再从缓存行中读取

CPU为解决可见性问题，提供了显存屏障指令，也就是CPUflushstore中的指令。

显存屏障（）：将Store中的指令写入显存，进而促使访问同一共享显存的线程都可见。

X86的显存屏障：

读屏障（）：读屏障以后的读操作，都在读屏障后执行写屏障（，store）：写屏障之前的指令结果对以后的指令都可见全屏障（）：全屏障前的显存读写操作结果递交到显存后，在执行屏障后的读写操作

显存屏障作用：通过避免CPU对显存的正序访问，来保证共享数据在多线程并行执行下的可见性

综上所述，显存可见性的根本缘由是缓存和重排序，而JMM提供了合理禁用缓存及重排序的方式。

、